Повышение производительности программ для процессоров архитектуры RISC-V
Около 12 лет назад в Калифорнийском университете в Беркли был представлен проект новой, основанной на концепции RISC (Reduced Instruction Set Computer), открытой и расширяемой архитектуры RISC-V. Всего за одно десятилетие разработчикам микропроцессоров и программного обеспечения удалось добиться значительных успехов. Доступные на сегодняшний день многоядерные устройства с наборами инструкций SIMD на базе архитектуры RISC-V пока еще не могут соперничать по производительности с ведущими CPU традиционных архитектур x86 и ARM, но темпы развития позволяют ожидать реальной конкуренции в ближайшие годы. Показателен интерес к данной архитектуре со стороны лидеров индустрии и академического сообщества.
В рамках семинара организаторы совместно с коллегами из ИТ-компаний расскажут об архитектуре RISC-V, имеющемся стеке программного обеспечения и личном опыте сравнения, анализа и оптимизации производительности программ для доступных сейчас RISC-V процессоров.
Оргкомитет семинара
- Сопредседатель – Мееров И. (ННГУ)
- Сопредседатель – Максимов Е. (YADRO, Альянс RISC-V)
- Волокитин В. (ННГУ)
- Дашонок В. (YADRO)
- Козинов Е. (ННГУ)
- Кустикова В. (ННГУ)
- Линев А. (ННГУ)
- Сысоев А. (ННГУ)
Организаторы семинара, представляющие ННГУ, благодарят программу академического лидерства Приоритеты-2030 за поддержку.